IT之家 9 月 4 日消息，SK 海力士封裝研發(fā)副社長(zhǎng)李康旭（Kangwook Lee）于 9 月 3 日出席“2024 年異構(gòu)集成全球峰會(huì)”，發(fā)表了名為“面向人工智能時(shí)代的 HBM 和先進(jìn)封裝技術(shù)”的演講，表示公司正在開(kāi)發(fā) 16 層 HBM4 內(nèi)存。
Lee 在演講中強(qiáng)調(diào)異構(gòu)集成技術(shù)（封裝不同工藝的半導(dǎo)體芯片）重要性日益凸顯，通過(guò)合理利用該技術(shù)，海力士將進(jìn)一步提高第 6 代 HBM4 產(chǎn)品（計(jì)劃明年產(chǎn)量）的性能。
目前的 8 層和 12 層 HBM3E 每秒可處理超過(guò) 1.18TB （太字節(jié)）的數(shù)據(jù)，并支持高達(dá) 36GB 的容量。HBM4 將提供 12 層和 16 層產(chǎn)品，最大容量為 48GB，數(shù)據(jù)處理速度超過(guò)每秒 1.65TB。
Lee 表示：“通過(guò)在 HBM4 的基礎(chǔ)芯片上應(yīng)用邏輯工藝，我們預(yù)計(jì)性能和能效都將得到提升”。
SK Hynix 和臺(tái)積電正在合作開(kāi)發(fā) HBM4，計(jì)劃于 2025 年量產(chǎn)。開(kāi)發(fā)的關(guān)鍵是使用臺(tái)積電的 5 納米工藝來(lái)創(chuàng)建 HBM4 封裝底部的基底芯片。
HBM 是在基底芯片上堆疊多個(gè) DRAM，并使用 TSV（硅通孔）技術(shù)將它們垂直連接起來(lái)。基底芯片連接到 GPU（圖形處理單元）并控制 HBM 的性能。
Lee 還強(qiáng)調(diào)了 SK Hynix 采用的先進(jìn) MR-MUF 技術(shù)的優(yōu)勢(shì)。MR-MUF 封裝技術(shù)可實(shí)現(xiàn)低粘合壓力和溫度應(yīng)用以及批量熱處理，與其他工藝相比，在散熱方面具有 30% 以上的性能優(yōu)勢(shì)。
IT之家援引他的演講內(nèi)容：“我們正在為 16 層產(chǎn)品準(zhǔn)備先進(jìn)的 MR-MUF 和混合鍵合（Hybrid Bonding）方法，并計(jì)劃選擇滿足客戶需求的最佳方法”。
SK 海力士目前正在利用 MR-MUF 技術(shù)批量生產(chǎn) HBM3 和 HBM3E 8 層產(chǎn)品，并利用先進(jìn)的 MR-MUF 技術(shù)批量生產(chǎn) 12 層產(chǎn)品，HBM4 12 層產(chǎn)品也將使用同款技術(shù)，這些產(chǎn)品計(jì)劃于明年下半年出貨。此外，SK Hynix 還在為 HBM4 之后的第七代 HBM4E 做準(zhǔn)備。
廣告聲明：文內(nèi)含有的對(duì)外跳轉(zhuǎn)鏈接（包括不限于超鏈接、二維碼、口令等形式），用于傳遞更多信息，節(jié)省甄選時(shí)間，結(jié)果僅供參考，IT之家所有文章均包含本聲明。